[xilinx] FPGA FIFO_IP核求和

发表于 2023-12-13 10:07:39 来自手机 | 显示全部楼层 |阅读模式

Quartus II，用verilog语句编写要求是通过矩阵键盘输入两个数据，调用两个FIFO_IP核求和，并显示在数码管有没有大佬帮忙看看呀我写了程序但是求出来的和在数码管上始终显示18 看了两天找不到哪错了

GMT+8, 2024-4-28 10:32 , Processed in 0.116774 second(s), 24 queries , Gzip On.

账号		自动登录	找回密码
密码			注册